by Lucas correa
A patente começa mostrando as razões para sua implementação:
Nos últimos anos, tem havido um desejo insaciável por processamento de dados mais rápidos, porque as aplicações informatizadas de ponta envolvem funcionalidades de multimídia em tempo real. As aplicações gráficas estão entre aquelas com as mais elevadas exigências de um sistema de processamento, porque exigem um número tão grande de acessos a dados, computação de dados e manipulação de dados em períodos relativamente curtos de tempo para alcançar resultados visuais desejáveis. Estas aplicações requerem velocidades de processamento extremamente rápidas, como muitos milhares de megabits de dados por segundo. Enquanto alguns sistemas de processamento empregam um único processador para atingir velocidades de processamento mais rápidas, outros são implementados utilizando arquiteturas multi-processador. Em sistemas multi-processador, uma pluralidade de sub-processadores podem operar em paralelo (ou pelo menos no contexto) para alcançar os resultados desejados de transformação.
E conclui:
Assim, existem necessidades de novos métodos e aparelhos para a interligação de um ou mais sistemas multiprocessados com um ou mais dispositivos externos para alcançar maior capacidade de processamento.
A área pontilhada 500, é o processador externo, com a patente explicando que a memória compartilhada (514) com o processador interno poderia ser DRAM, SRAM ou MRAM, entre outros:
PE 500 está intimamente associada a uma memória compartilhada (principal) 514 através de uma conexão de memória 516 com alta largura de banda. Embora a memória 514 seja de preferência uma memória dinâmica de acesso randômico (DRAM), ela pode ser implementada utilizando outros meios, por exemplo, como uma memória estática de acesso aleatório (SRAM), uma memória de acesso aleatório magnética (MRAM), uma memória ótica, uma memória holográfica, etc.
A patente refere expressamente que vários processadores externos podem ser usados:
De acordo com uma modalidade alternativa, dois PPEs podem ser cascateados por cada agregado do seu respectivo BIC em uma configuração de interface (BIF) de multiprocessador (SMP) simétrico equivalente. A interface do SMP equivalente (BIF) de cada PPE é acoplada a um outro para criar uma interface coerente entre elas.
Por mais estranho que isso possa soar para alguns, vale lembrar que Rich Hilleman, chefe de criação da EA já havia dito em agosto de 2009,
Eu acredito que veremos um PlayStation 3.5 antes do PlayStation 4 e um Xbox 560 antes do Xbox 720.
E você leitor, acredita que um boost na geração atual seria melhor que uma nova geração de consoles?
Fonte: PlayStation LifeStyle.
Nenhum comentário:
Postar um comentário